Слайд 2
![Виды узлов ЭВМ Узлы ЭВМ: комбинационные: выходные сигналы зависят только](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-1.jpg)
Виды узлов ЭВМ
Узлы ЭВМ:
комбинационные:
выходные сигналы зависят только от входных сигналов;
накапливающие:
выходные сигналы зависят
не только
от действующих входных сигналов, но и от поступавших ранее.
Слайд 3
![Комбинационные узлы Комбинационные узлы: Шифратор/Дешифратор Сумматор по модулю 2 Мультиплексор/Демультиплексор Сумматор Программируемая логическая матрица И др.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-2.jpg)
Комбинационные узлы
Комбинационные узлы:
Шифратор/Дешифратор
Сумматор по модулю 2
Мультиплексор/Демультиплексор
Сумматор
Программируемая логическая матрица
И др.
Слайд 4
![Накапливающие узлы Накапливающие узлы: Триггер Регистр Счётчики И др.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-3.jpg)
Накапливающие узлы
Накапливающие узлы:
Триггер
Регистр
Счётчики
И др.
Слайд 5
![Логические элементы ИЛИ И НЕ ИЛИ-НЕ И-НЕ НЕ](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-4.jpg)
Логические элементы
ИЛИ
И
НЕ
ИЛИ-НЕ
И-НЕ
НЕ
Слайд 6
![Логические элементы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-5.jpg)
Слайд 7
![Узлы ЭВМ 1 — входы 2 — тип узла (назначение) 3 — выходы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-6.jpg)
Узлы ЭВМ
1 — входы
2 — тип узла (назначение)
3 — выходы
Слайд 8
![Комбинационные узлы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-7.jpg)
Слайд 9
![Шифратор и дешифратор Шифратор (кодер) — устройство, преобразующее сигнал на](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-8.jpg)
Шифратор и дешифратор
Шифратор (кодер) —
устройство, преобразующее сигнал на одном из входов в
комбинацию выходных сигналов.
Дешифратор (декодер) — устройство, преобразующее комбинацию сигналов на входах в сигнал на одном из выходов.
Слайд 10
![Шифратор и дешифратор](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-9.jpg)
Слайд 11
![Дешифратор (декодер)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-10.jpg)
Слайд 12
![Дешифратор (декодер) x1 x2 x3 & & & & & & & &](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-11.jpg)
Дешифратор (декодер)
x1 x2 x3
&
&
&
&
&
&
&
&
Слайд 13
![Дешифратор (декодер) x1 x2 x3 & & & & &](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-12.jpg)
Дешифратор (декодер)
x1 x2 x3
&
&
&
&
&
&
&
&
0
1
2
3
4
5
6
7
Слайд 14
![Шифратор (кодер)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-13.jpg)
Слайд 15
![Шифратор (кодер) 0 1 2 3 4 5 6 7](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-14.jpg)
Шифратор (кодер)
0 1 2 3 4 5 6 7
1
1
1
&
&
&
СИ
Слайд 16
![Сумматор по модулю 2 Сумматор по модулю 2 — устройство, реализующее вычисление операции «Исключающее ИЛИ».](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-15.jpg)
Сумматор по модулю 2
Сумматор по модулю 2 —
устройство, реализующее вычисление операции «Исключающее
ИЛИ».
Слайд 17
![Сумматор по модулю 2 x1 x2 & & 1](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-16.jpg)
Сумматор по модулю 2
x1 x2
&
&
1
Слайд 18
![Мультиплексор и демультиплексор Мультиплексор — устройство, обеспечивающее подключение одного из](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-17.jpg)
Мультиплексор и демультиплексор
Мультиплексор — устройство, обеспечивающее подключение одного из нескольких входов к
выходу.
Демультиплексор — устройство, обеспечивающее подключение входа к одному из нескольких выходов.
Слайд 19
![Мультиплексор MS Входы x1 x2 x3 x4 y1 y2 Выход](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-18.jpg)
Мультиплексор
MS
Входы
x1 x2 x3 x4
y1
y2
Выход
Слайд 20
![Мультиплексор y1 y2 DC 1 2 3 4 СИ &](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-19.jpg)
Мультиплексор
y1
y2
DC
1
2
3
4
СИ
&
&
&
&
1
x1
x2
x3
x4
Слайд 21
![Демультиплексор y1 y2 DC 1 2 3 4 СИ & & & & Input](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-20.jpg)
Демультиплексор
y1
y2
DC
1
2
3
4
СИ
&
&
&
&
Input
Слайд 22
![Сумматоры Одноразрядный сумматор — устройство, выполняющее операцию сложения над одним](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-21.jpg)
Сумматоры
Одноразрядный сумматор — устройство, выполняющее операцию сложения над одним двоичным разрядом.
Многоразрядные сумматоры
строятся на основе одноразрядных:
с последовательным переносом;
со сквозным переносом.
Слайд 23
![Одноразрядный сумматор Входы: бит первого слагаемого; бит второго слагаемого; признак](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-22.jpg)
Одноразрядный сумматор
Входы:
бит первого слагаемого;
бит второго слагаемого;
признак переноса
(из младшего разряда).
Выходы:
сумма в текущем
разряде;
признак переноса
(в старший разряд).
Слайд 24
![Узлы ЭВМ a b p SM S P](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-23.jpg)
Слайд 25
![Одноразрядный сумматор a b p & & & 1 & 1 & & 1 S P](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-24.jpg)
Одноразрядный сумматор
a b p
&
&
&
1
&
1
&
&
1
S
P
Слайд 26
![Накапливающие узлы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-25.jpg)
Слайд 27
![Триггеры Триггер — запоминающий элемент с двумя устойчивыми состояниями (состояние](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-26.jpg)
Триггеры
Триггер — запоминающий элемент
с двумя устойчивыми состояниями (состояние «0» и состояние «1»).
Основные
типы триггеров:
RS-триггер;
D-триггер;
T-триггер;
JK-триггер.
Слайд 28
![RS-триггер Два входа: qR — сбросить в 0; qS —](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-27.jpg)
RS-триггер
Два входа:
qR — сбросить в 0;
qS — установить в 1.
Два выхода:
Q — хранимое в
триггере значение;
Q — инверсия хранимого значения.
Слайд 29
![RS-триггер Комбинации входных сигналов (для элементов ИЛИ-НЕ): qR = 0,](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-28.jpg)
RS-триггер
Комбинации входных сигналов (для элементов ИЛИ-НЕ):
qR = 0, qS = 0 —
хранение значения;
qR = 1, qS = 0 — запись 0;
qR = 0, qS = 1 — запись 1;
qR = 1, qS = 1 — недопустимо.
При использовании элементов
И-НЕ на вход подаются
инверсные значения.
Слайд 30
![RS-триггер 1 1 qR qS Q Q & & qR qS Q Q](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-29.jpg)
RS-триггер
1
1
qR
qS
Q
Q
&
&
qR
qS
Q
Q
Слайд 31
![RS-триггер R S T qR qS Q Q R S T qR qS Q Q](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-30.jpg)
RS-триггер
R
S
T
qR
qS
Q
Q
R
S
T
qR
qS
Q
Q
Слайд 32
![Синхронный RS-триггер S R T Q Q & & qS qR СИ](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-31.jpg)
Синхронный RS-триггер
S
R
T
Q
Q
&
&
qS
qR
СИ
Слайд 33
![Двухтактный RS-триггер S С R T 2 Q2 S С](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-32.jpg)
Двухтактный RS-триггер
S
С
R
T
2
Q2
S
С
R
T
1
Q1
qS1
qR1
qS2
qR2
СИ
&
Слайд 34
![Двухтактный RS-триггер S С R TT Q qS qR СИ Q](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-33.jpg)
Двухтактный RS-триггер
S
С
R
TT
Q
qS
qR
СИ
Q
Слайд 35
![T-триггер Один управляющий вход: единичный сигнал на входе переводит T-триггер в противоположное состояние.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-34.jpg)
T-триггер
Один управляющий вход:
единичный сигнал на входе переводит T-триггер
в противоположное состояние.
Слайд 36
![T-триггер S С R TT Q qT Q](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-35.jpg)
Слайд 37
![JK-триггер Два управляющих входа: вход J — вход установки 1;](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-36.jpg)
JK-триггер
Два управляющих входа:
вход J — вход установки 1;
вход K — вход установки 0.
В
отличие от RS-триггера комбинация из двух единиц
не является запретной:
вместо неопределённого состояния поведение соответствует T-триггеру.
Слайд 38
![JK-триггер S С R TT Q qJ Q & СИ & qK](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-37.jpg)
JK-триггер
S
С
R
TT
Q
qJ
Q
&
СИ
&
qK
Слайд 39
![D-триггер Один информационный вход: значение, которое нужно сохранить. S C](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-38.jpg)
D-триггер
Один информационный вход:
значение, которое нужно сохранить.
S
C
R
T
СИ
qD
Q
Q
&
Слайд 40
![Регистры и счётчики Регистр — устройство хранения многоразрядных значений. Счётчик](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/435099/slide-39.jpg)
Регистры и счётчики
Регистр — устройство хранения многоразрядных значений.
Счётчик — устройство хранения,
которое по каждому
сигналу
изменяет хранимый код
(как правило, многоразрядный).