Память МПС презентация

Содержание

Слайд 2

Цикл команды – это время, необходимое микропроцессору для выполнения отдельной команды

Цикл команды – это время, необходимое микропроцессору для выполнения отдельной команды

Слайд 3

ЛЕКЦИЯ 3. ПАМЯТЬ МПС Выполнил: Провоторов Н.В. Москва 2018

ЛЕКЦИЯ 3. ПАМЯТЬ МПС

Выполнил: Провоторов Н.В.

Москва 2018

Слайд 4

Большинство современных микроконтроллеров имеют Гарвардскую архитектуру и содержат 3 вида

Большинство современных микроконтроллеров имеют Гарвардскую архитектуру и содержат 3 вида  памяти:

Память

программ (ПЗУ).
2. Память данных - оперативная память (ОЗУ)
3. Регистры МК
Слайд 5

ПАМЯТЬ ПРОГРАММ Память программ представляет собой электрически стираемое ППЗУ (FLASH)

ПАМЯТЬ ПРОГРАММ

Память программ представляет собой электрически стираемое ППЗУ (FLASH)

Слайд 6

Состояния МК после сброса или включения питания

Состояния МК после сброса или включения питания

Слайд 7

ФИЗИЧЕСКАЯ РЕАЛИЗАЦИЯ ПЗУ В основе флэш памяти лежит особая модификация транзистора с изолированным затвором (МОП-транзистора).

ФИЗИЧЕСКАЯ РЕАЛИЗАЦИЯ ПЗУ

В основе флэш памяти лежит особая модификация транзистора с

изолированным затвором (МОП-транзистора).
Слайд 8

Операции записи, стирания, чтения с битовой ячейкой FLASH 1 2 3 3

Операции записи, стирания, чтения с битовой ячейкой FLASH

1

2

3

3

Слайд 9

ПАМЯТЬ ДАННЫХ Память данных реализована на базе статического ОЗУ (SRAM)

ПАМЯТЬ ДАННЫХ

Память данных реализована на базе статического ОЗУ (SRAM)

Слайд 10

ФИЗИЧЕСКАЯ РЕАЛИЗАЦИЯ ОЗУ Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии.

ФИЗИЧЕСКАЯ РЕАЛИЗАЦИЯ ОЗУ

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии.


Слайд 11

Общий вид матриц памяти SRAM 1 2 3 4 5 6

Общий вид матриц памяти SRAM

1

2

3

4

5

6

Слайд 12

Более подробная реализация ячейки статической двоичной памяти (двоичный триггер) на

Более подробная реализация ячейки статической двоичной памяти (двоичный триггер) на КМОП-технологии

состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке
Слайд 13

РЕГИСТРЫ МК Регистры МК также выступают в качестве одного из

РЕГИСТРЫ МК

Регистры МК также выступают в качестве одного из видов памяти


В число этих регистров входят обычно:
регистры процессора
регистры управления
регистры, обеспечивающие ввод/вывод данных (регистры данных портов, регистры управления параллельным, последовательным или аналоговым вводом/выводом).

Слайд 14

НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ

НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ


Слайд 15

ПРЯМАЯ АДРЕСАЦИЯ

ПРЯМАЯ АДРЕСАЦИЯ


Слайд 16

РЕГИСТРОВАЯ АДРЕСАЦИЯ

РЕГИСТРОВАЯ АДРЕСАЦИЯ

Слайд 17

КОСВЕННО-РЕГИСТРОВАЯ АДРЕСАЦИЯ

КОСВЕННО-РЕГИСТРОВАЯ АДРЕСАЦИЯ

Имя файла: Память-МПС.pptx
Количество просмотров: 112
Количество скачиваний: 0