Слайд 2
Интерфейс SPI
Соединение
SPI-устройств
SPI – Serial Peripheral Interface
MOSI – Master Output Slave Input
MISO – Master
Input Slave Output
SCK – Serial ClocK
Слайд 3
Пространственная адресация
SPI-устройств с посредством дешифратора
Интерфейс SPI
Слайд 4
Интерфейс SPI
Основные характеристики SPI
– тип последовательный
– ТТЛ-уровни представления отдельных битов посылки: уровень логического нуля
0 В (0 В … 2,3 В), логической единицы 5 В (2,7 В … 5 В)
Слайд 5
Интерфейс SPI
Основные характеристики SPI
– интерфейс синхронный;
– протокол гибкий;
– интерфейс двунаправленный (полнодуплексный);
– расстояние связи до 10 м
Слайд 6
Интерфейс SPI
Осциллограммы взаимодействия
Слайд 7
Интерфейс SPI
Вариация осциллограмм взаимодействия
Слайд 8
Интерфейс SPI
Основное событие в SPI
завершение передачи/ приёма данного → единственный бит состояния –
бит SPIF
Слайд 9
Интерфейс SPI
Внешнее соединение ведущего и ведомого
Тактирование осуществляется ведущим!!!
Слайд 10
Слайд 11
Интерфейс SPI
SPCR (SPI Control Register) – регистр настройки и управления SPI (биты устанавливаются
и сбрасываются программно)
SPIE (SPI Interrupt Enable) – разрешение прерывания SPI: 0 – прерывание маскировано (запрещено), 1 – прерывание немаскировано (разрешено)
SPE (SPI Enable) – включение SPI как модуля микроконтроллера: 0 – выключен, 1 – включен
DORD (Data ORDer) – направление передачи битов данных: 0 – от старшего к младшему (MSB), 1 – от младшего к старшему (LSB)
Слайд 12
Интерфейс SPI
MSTR (MaSTeR) – включение режима «ведущего»:
0 – режим «ведущего» выключен, 1 –
режим «ведущего» включен
CPOL (Clock POLarity) – уровень (полярность) линии SCK синхронизации в состоянии ожидания, т.е. во время паузы между приёмопередачей: 0 – низкий, 1 – высокий
Слайд 13
Интерфейс SPI
SPCR (SPI Control Register) – регистр настройки и управления SPI (биты устанавливаются
и сбрасываются программно)
CPHA (Clock PHAse) – фаза синхронизации, т.е. фаза установки или выборки бита данных
Слайд 14
Интерфейс SPI
SPR[1:0]
(SPI PRescaler) – выбор частоты синхронизации SPI (совместно с битом SPI2X регистра
SPSR)
Слайд 15
Интерфейс SPI
SPSR (SPI Status Register) – регистр состояния SPI (биты устанавливаются и сбрасываются
аппаратно, за исключением бита SPI2X)
SPIF (SPI Interrupt Flag) – флаг прерывания SPI, устанавливающийся по завершении приёмопередачи данного; флаг сбрасывается в момент чтения регистра статуса
WCOL (Write COLlision) – флаг повторной записи, устанавливающийся в случае записи нового данного в регистр SPI во время незавершённой передачи; бит сбрасывается после чтения регистра статуса
SPI2X – бит удвоения скорости приёмопередачи
Слайд 16
Интерфейс SPI
SPDR (SPI Data Register) – регистр данных SPI (биты устанавливаются и сбрасываются
программно)
Режимы передачи данных
Слайд 17
Интерфейс SPI
Функциональная схема интерфейса SPI
Слайд 18
Интерфейс SPI
Применение SPI в сдвиговых регистрах ввода-вывода
HC595 – сдвиговый регистр вывода
Слайд 19
Интерфейс SPI
Демонстрационное видео моделирования работы выходного регистра сдвига HC595
Слайд 20
Интерфейс SPI
Осциллограммы взаимодействия
CPOL = 0 CPHA = 0
Слайд 21
Интерфейс SPI
Демонстрационное видео применения сдвигового регистра в дисплее
Слайд 22
Слайд 23
Слайд 24
Слайд 25
Слайд 26
Слайд 27
Слайд 28
Слайд 29
Слайд 30
Слайд 31
Слайд 32
Слайд 33
Слайд 34
Слайд 35
Слайд 36
Слайд 37
Слайд 38
Слайд 39
Слайд 40
Слайд 41
Слайд 42
Слайд 43
Слайд 44
Слайд 45
Слайд 46
Слайд 47
Слайд 48
Слайд 49
Слайд 50
Слайд 51
Слайд 52
Слайд 53
Слайд 54
Интерфейс SPI
Применение SPI в сдвиговых регистрах ввода-вывода
HC165 – сдвиговый регистр ввода
Слайд 55
Интерфейс SPI
Применение SPI в сдвиговых регистрах ввода-вывода
Таблица функций сдвигового регистра ввода HC165