Слайд 2
![Дискретный преобразователь, который после обработки входных двоичных сигналов выдает на](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-1.jpg)
Дискретный преобразователь, который после обработки входных двоичных сигналов выдает на выходе
сигнал, являющийся значением одной из логических операций, называется логическим элементом.
Устройства компьютера (сумматоры в процессоре, ячейки памяти в оперативной памяти и т.д) строятся на основе базовых логических элементов.
Слайд 3
![Конъюнктор:](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-2.jpg)
Слайд 4
![Дизъюнктор:](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-3.jpg)
Слайд 5
![Инвертор:](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-4.jpg)
Слайд 6
![Пример 1. По заданной логической функции F(A,B)= построить логическую схему.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-5.jpg)
Пример 1. По заданной логической функции F(A,B)=
построить логическую схему.
Слайд 7
![Пример 2. Логическая схема имеет два входа X и Y.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-6.jpg)
Пример 2. Логическая схема имеет два входа X и Y. Определить
логические функции F1(X,Y) и F2(X,Y), которые реализуются на ее двух выходах.
Слайд 8
![F2(X,Y)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-7.jpg)
Слайд 9
![Пример 3. Одноразрядный двоичный сумматор. an … ai … a1](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-8.jpg)
Пример 3. Одноразрядный двоичный сумматор.
an … ai … a1 a0
+ bn … bi… b1 b0
sn+1 sn … si … s1 s0
При сложении цифр i-того разряда складываются ai и bi , а также pi-1 – перенос из i-1 разряда. Результатом будет сумма si и перенос pi в старший разряд. Таким образом, одноразрядный двоичный сумматор – это устройство с тремя входами и двумя выходами.
Построим таблицу истинности одноразрядного двоичного сумматора. Воспользуемся таблицей сложения двоичных чисел.
Слайд 10
![](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-9.jpg)
Слайд 11
![Триггер. Для хранения информации в оперативной памяти компьютера, а также](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-10.jpg)
Триггер.
Для хранения информации в оперативной памяти компьютера, а также во внутренних
регистрах процессора используются триггеры. Триггер может находиться в одном из двух устойчивых состояний, что позволяет запоминать, хранить и считывать 1 бит информации.
Слайд 12
![Самый простой триггер – RS-триггер. Он состоит из двух логических](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-11.jpg)
Самый простой триггер – RS-триггер. Он состоит из двух логических элементов
ИЛИ-НЕ, которые реализуют логическую функцию F9.
Входы и выходы элементов соединены кольцом: выход первого соединен со входом второго и выход второго со входом первого.
Триггер имеет два входа S (set-установка) и R(reset-сброс) и два выхода Q (прямой) и Q (инверсный).
Слайд 13
![Логическая схема RS-триггера:](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-12.jpg)
Логическая схема RS-триггера:
Слайд 14
![Спасибо за внимание!](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-13.jpg)
Слайд 15
![Автор презентации: Ширяева Ольга Мухадинновна, Муниципальное Общеобразовательное Учреждение «Средняя общеобразовательная](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/218526/slide-14.jpg)
Автор презентации:
Ширяева Ольга Мухадинновна,
Муниципальное Общеобразовательное Учреждение
«Средняя общеобразовательная школа №2»,
учитель информатики,
1 квалификационной
категории.
http://www.shiryaeva.86sch2-nyagan.edusite.ru